This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

177 S. Witt . 10/08/02

Docket No.: 62807-038 . PATENT

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

19 2 6 am In re Application of

Shinobu TORIKOSHI, et al.

Serial No.: 10/076,143

Group Art Unit: 2631

Filed: February 15, 2002

Examiner:

For:

DIGITAL SIGNAL PROCESSING DEVICE, DV DECODER, RECORDING DEVICE USING DV DECODER, AND SIGNAL PROCESSING METHOD

TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENTS

Honorable Commissioner for Patents and Trademarks Washington, D. C. 20231

Sir:

1

At the time the above application was filed, priority was claimed based on the following applications:

Japanese Patent Application Number 2001-238691, Filed August 7, 2001 and Japanese Patent Application Number 2001-330114, Filed October 29, 2001

A copy of each priority application listed above is enclosed.

Respectfully submitted,

MCDERMOTT, WILL & EMERY

Keith E. George

Registration No. 34,111

600 13th Street, N.W. Washington, DC 20005-3096 (202)756-8000 KEG:kjw Facsimile: (202)756-8087

Date: April 26, 2002

62807-03-8
Shinoble Torigoshi, etal
feloneary 15, 2003
McDerficit, OMIL & ETEN 3

APR 2.6 2002 48

日本国特施Derfice, WW 年 Emery 3
JAPAN PATENT OFFICE

別紙添付が書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日 Date of Application:

2001年10月29日

出願番号 Application Number:

特願2001-330114

[ST.10/C]:

Ĵ

[JP2001-330114]


出 願 / Applicant(s):

株式会社日立製作所

2002年 3月 5日

特許庁長官 Commissioner, Japan Patent Office





【書類名】

特許願・

【整理番号】

D01006821A ·

【あて先】

特許庁長官殿

【国際特許分類】

H04N 5/60

【発明者】

【住所又は居所】

神奈川県横浜市戸塚区吉田町292番地 株式会社日立

製作所システムLSI開発センタ内

【氏名】

鳥越 忍

【発明者】

【住所又は居所】

神奈川県横浜市戸塚区吉田町292番地 株式会社日立

製作所システムLSI開発センタ内

【氏名】

小野 公一

【発明者】

【住所又は居所】

神奈川県横浜市戸塚区吉田町292番地 株式会社日立

製作所システムLSI開発センタ内

【氏名】

黒田 悦章

【発明者】

【住所又は居所】

神奈川県横浜市戸塚区吉田町292番地 株式会社日立

製作所システムLSI開発センタ内

【氏名】

長里 勝美

【発明者】

【住所又は居所】

東京都小平市上水本町五丁目22番1号 株式会社日立

超エル・エス・アイ・システムズ内

【氏名】

細野 篤史

【特許出願人】

【識別番号】

000005108

【氏名又は名称】

株式会社 日立製作所

【代理人】

【識別番号】

100075096

【弁理士】

【氏名又は名称】 作田 康夫

【先の出願に基づく優先権主張】

【出願番号】

特願2001-238691

【出願日】

平成13年 8月 7日

【手数料の表示】

【予納台帳番号】

013088

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】

9902691

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 ディジタル信号処理装置、DVデコーダ及びこれを用いた記録 装置及び信号処理方法

【特許請求の範囲】

【請求項1】

同期用時間情報が付加されたビデオ信号とオーディオ信号を処理して出力する ディジタル信号処理装置において、

該同期用時間情報を参照しないで基準クロックを発生するクロック発生手段と

該基準クロックで動作し、入力されたビデオ信号のデコード処理を行い、かつ、該同期用時間情報を基に得られる入力側フレーム基準タイミングと、該基準クロックを分周して得られる出力用フレーム基準タイミングの同期化をフレーム単位で行うビデオ信号処理手段と、

該基準クロックで動作し、オーディオ信号のデコード処理を行い、かつ、該入力側フレーム基準タイミングと出力用フレーム基準タイミングとの周期の差を検出し、検出した周期差に応じてサンプル数を補正するサンプリング変換を行うオーディオ信号処理手段と、

を有するディジタル信号処理装置。

【請求項2】

前記ビデオ信号処理手段は、前記入力側フレーム基準タイミングに対して前記 出力用フレーム基準タイミングが早い場合には、既に出力したフレームを繰り返 して出力させ、前記入力側フレーム基準タイミングに対して前記出力用フレーム 基準タイミングが遅い場合には、フレームを間引きして出力させ、

前記オーディオ信号処理手段は、前記入力側フレーム基準タイミングに対して 前記出力用フレーム基準タイミングが早い場合は、前記入力側フレーム基準タイ ミングと前記出力用フレーム基準タイミングから位相差分期間を求め、入力側フ レーム基準タイミングを基準とした1フレーム期間に含まれる入力オーディオ信 号のサンプル数から該位相差分期間に相当するオーディオ信号のサンプル数を減 算し、減算されたサンプル数のオーディオ信号に拡大又は縮小処理を行うことに より前記出力用フレーム基準タイミングに同期したオーディオ信号を出力させ、前記入力側フレーム基準タイミングに対して前記出力用フレーム基準タイミングが遅い場合は、前記入力側フレーム基準タイミングと前記出力用フレーム基準タイミングから位相差分期間を求め、入力側フレーム基準タイミングを基準とした1フレーム期間に含まれる入力オーディオ信号のサンプル数に該位相差分期間に相当するーディ信号のサンプル数を加算し、加算されたサンプル数のオーディオ信号に拡大又は縮小処理を行うことにより前記出力用フレーム基準タイミングに同期したオーディオ信号を出力させることを特徴とする請求項1に記載のディジタル信号処理装置。

【請求項3】

時間基準信号が付加されたディジタル信号を入力し、信号処理して映像と音声 の再生信号を得るディジタル信号処理装置において、

該時間基準信号とは非同期なクロック信号を発生するクロック信号発生手段と

該クロック信号発生手段が出力するクロック信号を分周し、出力用フレーム同期信号、入力処理用クロックイネーブル信号、音声動作モードに応じたクロックイネーブル信号を発生する分周手段と、

該分周手段から出力される入力処理用クロックイネーブル信号に従って、入力 されたディジタル信号から圧縮映像信号、オーディオ信号、補助情報及び入力側 フレーム同期信号を分離して出力するディジタルインタフェース処理手段と、

該ディジタルインタフェース処理手段から出力される圧縮映像信号、入力側フレーム同期信号、及び、分周手段から出力される入力処理用クロックイネーブル信号、フレーム同期信号とを入力し、デコード処理を行うことで映像信号を得るとともに、前記分周手段から出力する出力用フレーム同期信号と前記入力信号の同期処理を行うビデオ信号処理部と、

該ディジタルインタフェース処理手段から出力される音声情報、フレーム同期信号及び、上記分周手段から出力される入力処理用クロックイネーブル信号、入力側フレーム同期信号、音声動作モードに応じたクロックイネーブル信号、上記分周手段から出力する出力用フレーム同期信号とを入力し、信号処理を行うこと

により音声信号を得るとともに、前記分周手段から出力する音声動作モードに応 じたクロックイネーブル信号にてオーディオ信号を出力するオーディオ信号処理 部と、を備えたことを特徴とするディジタル信号処理装置。

【請求項4】

前記ビデオ信号処理手段は、前記入力側フレーム同期信号に対して出力用フレーム同期信号が早い場合には、既に出力したフレームを繰り返して出力させ、前記入力側フレーム同期信号が遅い場合には、フレームを間引きして出力させ、

前記オーディオ信号処理手段は、前記入力側フレーム同期信号に対して前記出力用フレーム同期信号が早い場合は、前記入力側フレーム同期信号と前記出力用フレーム同期信号から位相差分期間を求め、該入力側フレーム基準タイミングを基準とした1フレーム期間に含まれる入力オーディオ信号のサンプル数から該位相差分期間に相当するオーディオ信号のサンプル数を減算し、減算されたサンプル数のオーディオ信号から拡大又は縮小処理を行うことにより前記出力用フレーム同期信号に対して前記出力用フレーム同期信号が遅い場合は、前記入力側フレーム同期信号に対して前記出力用フレーム同期信号が遅い場合は、前記入力側フレーム同期信号と前記出力用フレーム同期信号から位相差分期間を求め、該入力側フレーム基準タイミングを基準とした1フレーム期間に含まれる入力オーディオ信号のサンプル数に該位相差分期間に相当するオーディ信号のサンプル数を加算し、加算されたサンプル数のオーディオ信号から拡大又は縮小処理を行うことにより出力用フレーム同期信号に同期したオーディオ信号を出力させることを特徴とする請求項3に記載のディジタル信号処理装置。

【請求項5】

前記同期用時間情報が付加されたビデオ信号とオーディオ信号は、IEEE1394規格におけるフォーマットで伝送されて入力された信号であることを特徴とする請求項1又は2に記載のディジタル信号処理装置。

【請求項6】

前記時間基準信号が付加されたディジタル信号は、IEEE1394規格におけるフォーマットで伝送されて入力された信号であることを特徴とする請求項3又は4に

記載のディジタル信号処理装置。・

【請求項7】

同期用時間情報が付加されたオーディオ信号を、該同期用時間情報を参照しないで基準クロックを発生するクロック発生手段から出力された該基準クロックにより処理して出力するDVデコーダであって、

該基準クロックを基に出力用フレーム同期信号を生成する分周部と、

該出力用フレーム同期信号を基準とした1フレーム期間のサンプル数を1フレームのサンプル数として、入力された該オーディオ信号のサンプリング変換処理を行うオーディオ信号処理部と、

を有することを特徴とするDVデコーダ。

【請求項8】

同期用時間情報が付加されたビデオ信号とオーディオ信号を、該同期用時間情報を参照しないで基準クロックを発生するクロック発生手段から出力された該基準クロックにより処理して出力するDVデコーダであって、

該基準クロックを基に出力用フレーム同期信号を生成する分周部と、

入力された該ビデオ信号を処理して、該出力用フレーム同期信号に同期したビデオ信号を出力するビデオ信号処理部と、

該出力用フレーム同期信号を基準とした1フレーム期間のサンプル数が所定のサンプル数になるように、入力された該オーディオ信号のサンプリング変換処理を行うオーディオ信号処理部と、

を有することを特徴とするDVデコーダ。

【請求項9】

ビデオ信号、オーディオ信号、補助情報及び入力側フレーム同期信号が入力され、該入力側フレーム同期信号とは非同期なクロック発生手段から出力された基準クロックにより、該ビデオ信号及びオーディオ信号を処理して出力するDVデコーダにおいて、

該基準クロックを基に出力用フレーム同期信号を生成する分周部と、

該入力されたビデオ信号をフレームシンクロ処理して、該出力用フレーム同期 信号に同期したビデオ信号を生成するビデオ処理部と、 該入力側フレーム同期信号と該出力用フレーム同期信号を比較して、該補助情報から得られたAF-Sizeから該入力側フレーム同期信号と該出力用フレーム同期信号の差分に相当するサンプル数を減算又は加算することにより得られる1フレーム期間のサンプル数を1フレーム期間のサンプル数として、該入力されたオーディオ信号のサンプリング変換処理を行うオーディオ処理部と、

を有することを特徴とするDVデコーダ。

【請求項10】

DVフォーマットのビデオ信号、オーディオ信号、補助情報及び入力側フレーム同期信号が入力され、該入力側フレーム同期信号とは非同期なクロック発生手段から出力された基準クロックにより、該ビデオ信号及び該オーディオ信号を処理して出力するDVデコーダにおいて、

入力された該ビデオ信号と該オーディオ信号を分離する分離手段と、

該基準クロックを基に入力処理用イネーブル信号を生成する第1の分周手段と

該基準クロックと前記補助情報のサンプリング周波数情報に基づいてオーディオ信号処理用イネーブル信号を生成する第2の分周手段と、

該基準クロックを基に出力用フレーム同期信号を生成する第3の分周手段と、 該分離手段により分離されたビデオ信号をフレームシンクロ処理して、該出力 用フレーム同期信号に同期したビデオ信号を出力するビデオ信号処理部と、

該分離手段により分離されたオーディオ信号を、該入力処理用イネーブル信号 に従ってメモリに書き込み、読み出しを行うオーディオ信号処理手段と、

該入力側フレーム同期信号と該出力用フレーム同期信号を比較し、オーディオ信号の補助情報であるAF-Sizeから、入力側フレーム同期信号と出力用フレーム同期信号の差分に相当する期間のサンプル数を加算又は減算して、該出力用フレーム同期信号の1フレーム期間に相当するサンプル数を計算する比較手段と、

該オーディオ信号処理手段から出力されたオーディオ信号を、該比較手段の比較結果に基づいて拡大又は縮小処理を施すことによりサンプリング数の変換処理を行い、該オーディオ処理用イネーブル信号に従ってオーディオ信号を出力するサンプリング変換処理手段と、

を有することを特徴とするDVデコーダ。

【請求項11】

同期用時間情報が付加されたビデオ信号とオーディオ信号を、該同期用時間情報を参照しないで基準クロックを発生するクロック発生手段から出力された該基準クロックにより処理して出力するDVデコーダであって、

該基準クロックを基に出力用フレーム同期信号と、入力処理用クロックイネー ブル信号を生成する分周部と、

該分周部から出力される入力処理用クロックイネーブル信号に従って、入力されるビデオ信号とオーディオ信号からビデオ信号、オーディオ信号及び入力側フレーム同期信号を分離して出力する入力処理部と、

該入力処理部から出力されるビデオ信号を処理して、該出力用フレーム同期信 号に同期したビデオ信号を生成するビデオ処理部と、

該入力処理部から出力されるオーディオ信号を、該出力用フレーム同期信号を 基準とした1フレーム期間のサンプル数が所定のサンプル数になるように、サン プリング変換処理するオーディオ信号処理部と、

を有することを特徴とするDVデコーダ。

【請求項12】

同期用時間情報が付加された圧縮映像信号とオーディオ信号を、該同期用時間情報を参照しないで基準クロックを発生するクロック発生手段から出力された基準クロックにより処理して出力するDVデコーダにおいて、

該基準クロックを基に出力用フレーム同期信号と、入力処理用クロックイネーブル信号を生成する分周部と、

該分周部から出力される入力処理用クロックイネーブル信号に従って、入力された圧縮映像信号とオーディオ信号から圧縮映像信号、オーディオ信号、補助情報及び入力側フレーム同期信号を分離して出力する入力処理部と、

該入力処理部から出力される圧縮映像信号を、該入力処理用クロックイネーブル信号に従ってデコード処理して、該出力用フレーム同期信号にフレームシンクロさせたビデオ信号を生成するビデオ処理部と、

該補助情報から得られたAF-Sizeから該入力側フレーム同期信号と該出力

用フレーム同期信号の差分に相当するサンプル数を加算又は減算して得られたサンプル数を1フレーム期間のサンプル数として、該入力処理部から出力されるオーディオ信号のサンプリング変換処理を行うオーディオ処理部と、

を有することを特徴とするDVデコーダ。

【請求項13】

前記分周部は、該基準クロックを基に入力処理用クロックイネーブル信号を生成する第1の分周手段と、該基準クロックと補助情報に含まれるサンプリング周波数情報を基にオーディオ処理用クロックイネーブル信号を生成する第2の分周手段と、該基準クロックを基に出力用フレーム同期信号を生成する第3の分周手段と、

前記入力処理部は、前記第1の分周手段から出力される入力処理用クロックイネーブル信号に従って入力側フレーム同期信号を分離して出力するIEEEインターフェース手段と、該IEEEインターフェース手段から出力された信号からオーディオ信号と圧縮映像信号を分離する信号分離手段と、

前記ビデオ処理部は、該信号分離手段から出力される圧縮映像信号をデコード 処理するビデオ信号処理手段と、該ビデオ信号処理手段から出力されたビデオ信 号に、フレームシンクロ処理を行って該出力用フレーム同期信号にさせたビデオ 信号を生成するビデオ同期処理手段と、

前記オーディオ処理部は、前記入力側フレーム同期信号と前記出力用フレーム同期信号を比較して、該補助情報から得られたAF-Sizeから該入力側フレーム同期信号と該出力用フレーム同期信号の差分に相当するサンプル数を加算又は減算して、該出力用フレーム同期信号を基準とした1フレーム期間のサンプル数を計算する比較手段と、前記オーディオ信号を、前記比較手段により計算されたサンプル数を1フレーム期間のサンプル数として拡大又は縮小処理してサンプリング変換処理を行うサンプリング変換処理手段と、

を有することを請求項12に記載のDVデコーダ。

【請求項14】

入力されるオーディオ信号はDV規格におけるアンロックモードの信号であり、前記オーディオ処理部は、DV規格におけるロックモードに定められたサンプ

ル数に変換することを特徴とする請求項7、8、9又は12に記載のDVデコーダ。

【請求項15】

入力されるオーディオ信号はDV規格におけるアンロックモードの信号であり、前記サンプリング変換処理手段は、DV規格におけるロックモードに定められたサンプル数に変換することを特徴とする請求項10又は13に記載のDVデコーダ。

【請求項16】

請求項7乃至15のいずれか1項に記載のDVデコーダと、

DVデコーダから出力されたビデオ信号とオーディオ信号をMPEG圧縮により圧縮して圧縮データを生成するMPEG圧縮手段と、

MPEG圧縮手段により出力された圧縮データを記録する記録手段と、 を備えたことを特徴とする記録装置。

【請求項17】

前記MPEG圧縮手段は、前記クロック発生手段から出力された基準クロックにより圧縮処理を行うことを特徴とする請求項16に記載の記録装置。

【請求項18】

入力されるビデオ信号とオーディオ信号に付加された同期用時間情報とは非同期な基準クロックにより、該ビデオ信号と該オーディオ信号を処理するDVデコーダにおける信号処理方法であって、

ビデオ信号とオーディオ信号が入力され、

該入力されたビデオ信号を該基準クロックに従ってフレーム単位で同期化処理 し、

フレーム単位で同期化されたビデオ信号を出力し、

該入力されたオーディオ信号を該基準クロックに従ってサンプリング変換処理 し、

該同期用時間情報とは異なる1フレーム単位でサンプリング変換されたオーディオ信号を出力することを特徴とする信号処理方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、ディジタル的に圧縮処理されたビデオ及びオーディオ信号をデコードする装置に係り、特にDV規格に準じたディジタルビデオカセットレコーダのデコード処理において、いわゆるIEEE1394規格のインターフェースから得るディジタルビデオ信号とディジタルオーディオ信号とを単一のクロックで処理すると同時に、フレームシンクロ原理を用いてビデオ信号とオーディオ信号の同期をとるディジタル信号処理装置、DVデコーダ及びこれを用いた記録装置及び信号処理方法に係わる。

[0002]

【従来の技術】

ディジタル信号の伝送規格として、近年盛んに採用されているものに、例えば IEEE1394規格がある。このIEEE1394規格は、ディジタルビデオカセットレコーダ 同士の接続や、ディジタルビデオカセットレコーダとパーソナルコンピュータと の接続など、マルチメディア用途に向くものとして注目されている。

このIEEE1394規格におけるディジタルビデオ信号及びディジタルオーディオ信号のフォーマットは、Specifications of Consumer-Use Digital VCRs using 6. 3mm magnetic tape [HD DIGITAL VCR CONFERENCE] (以下、DV規格と記す)に記載されている。このDV規格によると、圧縮信号は、480バイトのビデオ、オーディオデータにIsochronousヘッダ、CIP(Common Isochronous Packet)ヘッダ、CRC(Cyclic Redundancy Check)が付加されたパケット単位のデータとして1394バス上を伝送する規格となっている。また、上記CIPヘッダは、1394バスを介して送受信する複数の機器間で同期をとる為に、同期用時間情報(SYT:SyncTime)を含んでいる。通常、このSYTを参照してデコード後の出力ビデオ信号タイミングを発生するため、SYTに位相ロックしたクロックを作成する目的でビデオ用PLLが必要となってくる。

一方、DV規格では、ビデオ信号とオーディオ信号の関係が非同期となるアンロックモードが存在する為、この場合、上記ビデオ用PLLに加えてオーディオ用PLLも必要となってくる。

ところで、上記DV規格に準じた機器と、他のシステムとの接続を考えた場合、DV規格のようにオーディオのアンロックモードが許されていないケースもあることから、上記ビデオ及びオーディオ信号は同期化して出力する必要がある。

そこで、特開平11-317916号では、DV規格におけるオーディオ信号をビデオ 信号に同期させる為、まず初めにオーディオ用PLLを用いてデコード処理を行い 、次にビデオ信号側の同期を用いた第2のオーディオ用PLLを用いて新たな同期 を作成し、これを用いてオーディオ信号のサンプルレート変換処理を行うことで 、ビデオ信号とオーディオ信号の同期をとる構成を提案している。

[0003]

【発明が解決しようとする課題】

ディジタル回路をLSIに集積化する場合、設計効率の向上や、安定な動作を保証するためには、単一のクロックを用いることが望ましい。また、LSI自身の製造コストや、そのLSIを搭載する基板設計の容易性、生産効率、不良の発生率を抑えるためにも、LSIのピン数は極力少ないことが望ましい。

しかし、上述した従来例では、少なくとも2つ以上のクロックを用いた構成となっており、LSI設計時のタイミング設計、タイミング検証が複雑になるという欠点がある。

また、安定動作を保証する際、LSI内部のみならず、それを搭載した基板上でも複数のクロックが存在する事となり、クロック間のクロストークや、ノイズの発生要因を増大させる事となる。この場合、これらクロストーク、ノイズを抑えるための基板設計技術や、干渉を防ぐための部品などが必要となってくる。

また、上述した従来例では、クロック発生用のPLLが、少なくとも2つ以上存在する。通常PLLを構成する場合、位相比較出力を積分するために外付けのLPFが必要となってくる。さらに、これらPLLの入・出力専用の外部ピンが必要になってくる。この為、必然的に基板の部品点数が増加すると同時にLSIのピン数増加の影響による基板設計の複雑化を招き、トータルコストも上昇してしまう。

[0004]

【課題を解決するための手段】

上記課題を解決するために、本発明では、基準クロックを発生するクロック発

生手段と、該基準クロックで動作し、ビデオ信号のデコード処理を行うと共に、 同期用時間情報を基に得られる入力側フレーム基準タイミングと該基準クロック を分周して得られる出力用フレーム基準タイミングの同期化をフレーム単位で行 うビデオ信号処理手段と、該基準クロックで動作し、オーディオ信号の処理を行 うと共に、該入力側フレーム基準タイミングと出力用フレーム基準タイミングと の周期の差を検出し、検出した周期差に応じてサンプル数を補正するオーディオ 信号処理手段を用いる。

入力側フレーム基準タイミングと出力用フレーム基準タイミングとの周期差を 検出し、周期差に応じたサンプル数を求めて補正する、つまり、出力用フレーム 基準タイミングを基準とした1フレーム期間のサンプル数をオーディオ信号の1 フレームのサンプル数としてサンプル数を補正することにより、出力用フレーム 基準タイミングに同期したオーディオ信号を、1つのクロック発生手段により処 理することができる。

さらに、入力側フレーム基準タイミングと出力用フレーム基準タイミングの同期化をフレーム単位で行うことにより、ビデオ信号も出力用フレーム基準タイミングに同期化することができ、1つのクロック発生手段により、出力用フレーム基準タイミングに同期化されたオーディオ信号とビデオ信号を得ることができる

なお、オーディオ信号のサンプル数をロックモードに規定されたサンプル数に 変換することにより、ロックモードに従った同期化されたビデオ信号とオーディ オ信号を得ることができ、ロックモードに対応していない機器へ出力させても処 理できる出力信号を得ることができる。

[0005]

【発明の実施の形態】

以下、本発明の実施形態について図面を用い詳細に説明する。

図1は、本発明における構成の一例を示したものであり、その内部構成例や動作原理を示した図2~図8も参照しながら、その動作について説明する。

図1において、107はIEEE1394インターフェース処理部、108は信号分離処理部、109はビデオデコード処理部、110はビデオ信号同期処理部、111はビデオ信号

出力端子、112はオーディオデコード処理部、113はサンプリング変換処理部、114はオーディオ信号出力端子、115は入力信号処理用分周回路、116はオーディオ信号出力処理用分周回路、117はビデオ出力フレーム同期発生用分周回路、118は位相比較部、106は固定クロック発生部であり、この固定クロックを以下システムクロックと記す。

また、102は、107,108をまとめて入力処理部、103は109,110をまとめてビデオ処理部、104は112,113をまとめてオーディオ処理部、105は115,116,117をまとめて分周部と呼ぶこととする。さらに、1で示す点線で囲まれた部分の、つまり、ビデオ処理部103、オーディオ処理部104、分周部105、及び信号分離処理部108をDVデコーダと呼ぶ。このDVデコーダは1チップで構成されるものである。なお、DVデコーダ1にIEEE1394インターフェース処理部107も加えて1チップ化したDVデコーダとすることも可能である。

さらに、図1には具体的に示していないが、上記システムクロックは、IEEE13 94インターフェース処理部107の出力部以降、全てのブロックにクロックとして供給している。

[0006]

IEEE1394インターフェース処理部107は、入力信号を受け取るために、基本クロックとしてIEEE1394インターフェースの動作基準周波数に同期した24.576MHzを用いているが、周辺機器とのインターフェースを容易にする為、これと非同期なディジタル信号処理装置の基本クロックに同期した出力を得る構成を採る。例えば、IEEE1394バス上に存在するデータは、1パケットと呼ばれる単位で管理されており、この1パケットにはIsochronousヘッダと呼ばれるヘッダ情報、CIPヘッダと呼ばれるヘッダ情報とDVデータが存在する。これらのデータは、上記基本クロック24.576MHzで管理する。また、CIPヘッダ情報の中には時間情報が含まれており、これを用いて入力側フレーム同期信号を作成する構成とし、この入力側フレーム同期信号は外部からのクロックに同期して出力する構成とする。なお、入力側フレーム同期信号は入力側基準タイミングを示している。上記DVデータは、上記基本クロックを用いて一旦FIFO(First In First Out)に書き込み、上記基準クロックを用いて読み出す構成を採る。

即ち、ここで必要なデータ出力用クロックは、必ずしも入力のフレーム同期にロックしている必要はない。そこで、本発明では、システムクロックをビデオ信号処理用分周回路115にて分周し、これを入力処理用クロックイネーブル信号として、システムクロックとペアでIEEE1394インターフェース処理部107に接続する。即ち、基本クロックはシステムクロックであるが、イネーブル信号と併用することで、見かけ上、入力処理用クロックイネーブルの周期でデータが変化する事となる。

[0007].

例えば、システムクロックを仮に54MHzとし、仮に入力処理用クロックイネーブル信号を13.5MHz、IEEE1394インターフェース処理107の出力データバス幅を8bitとすると、13.5MHz x 8bit = 108Mbpsのデータ転送能力となる。一方、DV 規格の圧縮信号は約25Mbpsのデータレートであり、このデータを扱うイネーブル信号としては、十分なデータ転送能力となる。勿論、上記FIFOの容量を考慮し、オーバーフローやアンダーフローを起こさない制御を行うものとする。

尚、上記入力処理用クロックイネーブル信号はシステムクロックを1/4分周する事で容易に得ることができる。以上のように、IEEE1394インターフェース処理部107では、システムクロックと、これを基に分周して作成した入力処理用クロックイネーブルとを入力し、IEEE1394規格で入力するデータの内、DV規格のデータを分離して出力すると同時に入力側フレーム同期信号を出力する。

信号分離処理部108は、上記IEEE1394インターフェース処理部107から出力する DV規格のデータから、ヘッダ情報を基にビデオデータとオーディオデータを分 離して出力する。

[0008]

以下、まず初めにビデオデータの信号処理について説明する。

ビデオ処理部103において、ビデオデコード処理部109は、図2に示す構成を採る。図2において、201,208はSRAM、202はSRAMコントロール、203は可変長復号処理部(Variable Length Decoding 以下、VLDと記す)、204はVLD変換テーブル、205は逆量子化処理部(Inverse Quantization 以下IQと記す)、206は逆重み付け処理部、207は逆離散コサイン変換処理部(Inverse Discrete Cosine Transform



以下、IDCTと記す)である。

ビデオデコード処理部109では、まず初めにSRAM301に1ビデオセグメント分の ビデオデータを蓄積し、DCT単位、マクロブロック単位、ビデオセグメント単位 の3段階に分けてVLD変換テーブル204を参照しながら入力データをデコードする VLD処理を行う。次にIQ処理部205では1DCT単位である64個のデータ内で所定 のエリアに対してデータシフト処理を行う。逆重み付け処理部206では1DCT内で ジグザグスキャン順に直流成分から遠ざかるほど大きな係数で逆重み付け処理を 行う。IDCT処理207は所定の計算式に従い、逆重み付け処理後の64個の周波数 成分から64個の振幅成分を算出する処理を行う。

以上の処理は、全て入力信号処理用分周回路115から出力する入力処理用クロックイネーブル信号とシステムクロックによって管理することとする。尚、ビデオデコード処理部109内の各処理の詳細は前述のDV規格書の述べられているので、ここでは詳細な説明を省略する。

[0009]

次に、図3を用いて、ビデオ処理部103における、ビデオ信号同期処理部110の動作について説明する。図3において、301はメモリ、302はデシャフリング書き込み制御信号発生部、303はシンクロ読み出し制御信号発生部である。メモリ301は少なくとも2フレーム以上の容量を備えている。ここでは図4、図5を用いてビデオデシャフリング処理の概要を、また、図6を用いてシンクロ動作の概要を説明する。

[0010]

図4はビデオデシャフリング原理を説明する説明図であり、図4において(a)は、ビデオ処理部103から出力されるデータの配列及び順番を示したフレームイメージ、(b)、(c)は(a)のフレームイメージからそれぞれ奇数、偶数ラインをまとめたフィールドイメージである。また、図5はビデオデシャフリング処理におけるメモリ301の書き込み、及び読み出しデータのタイミングを示しており、(a)は入力側フレーム同期信号、(b)はメモリ301の書き込みアドレス、(c)はメモリ301の書き込み信号、(d)はメモリ301の読み出し信号をそれぞれ示している。

ビデオ信号同期処理部110におけるデシャフリング処理は、図4(a)に示すフレ

ームイメージのビデオ信号を、図4 (b);(c)に示すフィールドイメージの信号に 並び替える処理を行う。ビデオ処理部103からは図4 (a)に示すように、画面上を 50個に分割したスーパーブロックと呼ばれる単位で同図の1,2,3,4,5 と記した順番に上から下に向かって処理した信号が出力される。デシャフリング 書き込み制御信号発生部302は、メモリ上の本来表示すべき位置にマッピングし ながら書き込み処理を行う為、図5 (b)に示す順で水平・垂直アドレスを発生す る。シャフリング処理は、1フレームで一巡する規格であるため、図5 (c)に示 す様に1フレーム分のデータをメモリ301に書き込む。尚、メモリ301にデータを 書き込む際のアドレス発生は、前述のDV規格書のシャフリングルールの逆を行 うことにより実現可能であり、ここでは詳細な説明を省略する。

以上、入力処理部102から、ここまでの信号処理は、IEEE1394インターフェース処理部107から出力する入力側フレーム同期信号を基準とした処理を行うこととする。

[0011]

次に、シンクロ読み出し制御信号発生部303は、フレームイメージでメモリ301に書き込まれたビデオ信号を、図4(b)に示す奇数ラインのビデオ信号(evenフィールド)、図4(c)に示す偶数ラインのビデオ信号(oddフィールド)の順で読み出す制御を行う(図5(d))。この際、シンクロ読み出し制御信号発生部303はビデオ出力フレーム同期発生用分周回路117から得る出力用フレーム同期信号を基準信号として読み出し制御を開始する。なお、出力用フレーム同期信号は、出力側フレーム基準タイミングを示す信号である。

[0012]

ここで、IEEE1394インターフェース処理部107から出力する入力側フレーム同期信号と、ビデオ出力フレーム同期発生用分周回路117から得る出力用フレーム同期信号の関係を、図6を用いて説明する。

図6はシンクロ動作時における入力側フレーム同期信号と出力用フレーム同期信号及びメモリ301の入・出力データの間系を、①入力側フレーム同期信号より、出力用フレーム同期信号が早い場合、②入力側フレーム同期信号より、出力用フレーム同期信号が遅い場合とに分けて示したタイミング図である。上述したよ

うに、入力側フレーム同期信号は、CIPヘッダ情報の中の時間情報(SYT)を基に作成されたものであり、出力用同期信号は基準クロックを基にビデオ出力フレーム同期発生用分周回路117から出力されたものである。図6において(a)は入力側フレーム同期信号、(b)はメモリ301の書き込み信号、(c)、(f)は出力用フレーム同期信号、(d)、(g)はメモリ301の読み出し信号をそれぞれ示している。

例えば、IEEE1394バスを通して入力するDVデータは、外部に接続されたディジタルビデオカセットレコーダの出力や、パーソナルコンピュータに蓄積されたデータの出力など色々な場合が想定できる。従って、本発明で用いているシステムクロックの周波数と、上記外部機器に内蔵された発振器の周波数との間に少しでも差分が存在すると、基準となるフレーム同期信号にもズレが生じてくる。例えば、本発明で用いるシステムクロックが僅かに高い周波数であった場合、図6①に示すタイミングで、また、低い周波数であった場合、図6②に示すタイミングで、メモリ301の書き込みと、読み出しとがレーシングする関係に陥ることがある。

そこで、本発明ではデシャフリング書き込み制御信号発生部302から書き込み終了タイミングで書き込みが終了したアドレス(以下、w_endと記す)をシンクロ読み出し制御信号発生部303に出力する。シンクロ読み出し制御信号発生部303では、w_endを受けて、読み出し開始タイミングにおいて既に書き込みが終了しているフレームの信号を読み出す制御を行う。即ち、図6の(b)と(d)の関係において、(e)で示すタイミングでは、2フレーム目のデータ書き込みが終了していない為、再度1フレーム目のデータを出力するよう読み出し制御を行う。また、図6の(b)と(g)の関係において、(h)で示すタイミングでは、まだ2フレーム目のデータを読み出していないにも係らず、3フレーム目の書き込みが既に終了しているため、2フレーム目のデータを飛ばして3フレーム目のデータにジャンプして出力するよう読み出し制御を行う。以上のように、本発明では、いわゆるフレームシンクロ動作を行うことで、入力するDVデータと非同期な関係にある出力用フレーム同期に、ロックした出力を得ることが可能となる。

[0013]

次に、オーディオ処理部104について、図7、図8を用いて説明する。ここで

は、まず初めに図8を用いて、オーディオ信号の規格について概要を説明する。なお、オーディオ処理部104では、出力用フレーム同期信号を基準とした1フレームのオーディオサンプル数を1フレーム単位とみなして、サンプリング変換処理を行う。なお、オーディオ信号について、ビデオ信号において述べたようなフレーム単位での同期化を行うと、以下の問題がある。ビデオ信号は、1フレーム分スキップして再生しても1/60の1コマがかけるだけなので視覚上目立つこと無いが、オーディオ信号を1フレーム分スキップすると、スキップした部分が不連続である、例えば「ブチッ」という不連続性を示す音声等が目立ち、実用的でないものになってしまう。従って、オーディオ信号においては、出力用フレーム同期信号を基準とした1フレームのオーディオサンプル数を1フレーム単位とみなして、サンプリング変換処理を行うこととする。

図8はオーディオ信号の規格を示しており、DVのオーディオの規格には、52 5/60システム(NYSC)、625/50システム(PAL)、という2種類のシステムに対して、サンプリング周波数が48KHz/44.1KHz/32KHz/32KHz-2ch と、4種類のモードが存在する。また、これら各モードには1フレームあたりのサンプル数 (Audio Frmae Size 以下、AF_SISE と記す)の許容範囲が定められている。例えば525/60,48KHzモードの場合、AF_SISEが最小:1580サンプル、最大:1620サンプル、平均:1601.6サンプルとされている。このように、AF_SISEが平均値からずれているモード、即ち、ビデオのフレーム周波数とオーディオのサンプリング周波数とが所定の比率を保たないモードを、アンロックモードと呼ぶ。このアンロックモードはDV規格特有のもので、DVD規格やMPEGのTS(Transport Stream)では許されていない。従って、この信号を外部の機器に接続する場合、1フレーム期間の平均レートを一定に保ち、ビデオ信号とロックした状態、即ちロックモードにて出力する必要がある。

従ってオーディオ処理部では、システムクロックに同期して出力されるオーディオデータを、一旦、アンロックモードのサンプル数分、デシャフリングし、最後にロックモードのサンプリングクロックに相当するオーディオ処理用クロックイネーブル信号で出力するために、サンプリング変換処理(縮小或いは拡大処理)を行う必要がある。なお、サンプリング変換処理とは、オーディオ信号の縮小

または拡大処理を行うことにより、サンプル数を変換処理、つまりサンプル数を 補正することを意味する。

[0014]

この際、図8に示すように、例えば525/60,48KHzモードの場合、初めの1フレーム目を1600サンプル、2から5フレーム目を1602サンプルとし、これを繰り返すことで1フレームの平均レートを一定に保つモードをロックモードと定義している。但し、これは入力信号に同期したビデオ信号出力が仮にあったとして、このビデオ信号にロックさせるために必要なサンプル数である。

例えば、上記図6①で示したように、入力側フレーム同期信号に対して、出力用フレーム同期信号が早い場合、出力用フレーム同期信号に同期したビデオ信号出力が得られる為、このビデオ信号に対して、1フレーム期間のオーディオデータの平均レートが一定に保たれる必要がある。即ち、入力信号に非同期なクロックを用いた場合、ロック/アンロックモードに係らず、AF_SIZEのオーディオデータを、出力用フレーム同期信号で見た1フレーム期間に所定の平均レートで出力する必要がある。

そこで、本発明では、ロック/アンロックモードに係らず、出力用フレーム同期信号と入力側フレーム同期信号とを比較し、その差分を用いて、サンプリング変換処理(縮小或いは拡大処理)を行う事により1フレームの平均レートを一定に保つことでロックモード相当の出力信号を得る構成とした。次に、上記動作を具体的に実現する回路の構成について、図7、図9を用いて説明する。

[0015]

図7は、オーディオ処理部104の構成例であり、同図において701はオーディオデータとオーディオ補助データを選択出力する分離処理部、702、706はメモリ、703はデシャフリング書き込み制御信号発生部、704はデシャフリング読み出し制御信号発生部、705は縮小処理部、707は拡大処理部、708は縮小率設定部、709は拡大率設定部であり、705,706,707,708,709を合せてサンプリング変換処理部113と呼ぶ事とする。

図7のオーディオ処理部104の112において、入力処理部102の108から出力する オーディオデータは、分離処理部701にて、オーディオ補助情報とオーディオ信 号とに分離出力する。この内、オーディオ補助情報に含まれるAF_SISEや、NTSC/PALの区別、オーディオモード、即ち、4種類のサンプリング周波数の区別などの情報をMODE信号として出力する。

[0016]

このMODE信号の内、図1に示したオーディオ信号出力処理用分周回路116は、オーディオモードの情報を受けて、所定のサンプリング周波数のオーディオ処理用クロックイネーブル信号信号(例えば48KHzモード、システムクロック54MHzであれば、54MHzを1125分周して得る48KHzのイネーブル信号)を入力信号とは非同期なシステムクロック106を分周して作成しサンプリング変換処理部113内の拡大処理部707へ出力する。

[0017]

デシャフリング書き込み制御信号発生部703及びデシャフリング読み出し制御信号発生部704は上記分離処理部701から出力するオーディオデータを上記ビデオデシャフリング処理同様にDV規格に沿ったマッピングをしながら書き込み、及び読み出す制御を行い、本来のデータ順に並び替える処理を行う。

[0018]

サンプリング変換処理部113では、オーディオ信号のサンプリング数を増加、 或いは減少させる処理、即ち拡大、縮小処理を行うことで、オーディオ信号のサ ンプリング変換を行う。尚、拡大、縮小処理原理については、例えば、特開平7-015661号や、特開平7-007723号に記載の方法を用いることで任意の倍率での拡大 、縮小が可能である。

ここで、入力側フレーム同期信号と、出力用フレーム同期信号の位相差分期間は、例えば、同図のフレーム同期差分(1),(2),(3)…で示す期間となり、隣り合う任意の2つの同期差分の差分を求めることで(フレーム同期差分(1) ーフレーム同期差分(2)=位相差分期間(符号+:入力より遅い位相/一:入力より早い位相))容易に得ることができる。この場合、この位相差分期間に相当する、オーディオ入力信号のサンプル数をオーディオ補助情報に含まれるAF_SIZEから差し引くことで、上記オーディオ入力信号期間を求めることができる。

[0019]

以上説明したサンプリング変換処理原理を、サンプリング変換処理部113の構成と合せ、図9及び具体的な数値例を用いて説明する。図9において(a)は入力側フレーム同期信号、(b)はメモリ702の書き込み信号、(c)は入力側フレーム同期信号を基準とした1フレームのオーディオデータを示し、上述したように、AF_Sizeは補助情報から得られた1フレームのサンプル数を示す。(d)は出力用フレーム同期信号を基準とした1フレームを示し、AF_Size-差分は、出力用フレーム同期信号を基準とした1フレームに含まれるサンプル数を示す。(e)は、出力用フレーム同期信号を基準とした1フレームに含まれるサンプル数を示す。(e)は、出力用フレーム同期信号、(f)はビデオ信号の出力、(g)はメモリ301の読み出し信号をそれぞれ示している。ここでは、入力側をDV規格と同様、即ちフレーム同期信号の周波数が29.97Hz、音声モード48KHz、アンロックモードでAF_SIZEが1580サンプル、averageが1601.6サンプル、固定クロック発生部106の発振周波数が54.1MHz (本来(54MHz)より[早い]周波数)より、出力用フレーム同期信号の周波数が(54.1MHz/4)/858dot/5251ine=30.025Hzであった場合を想定してみる事とする。

位相比較部118は、入力側フレーム同期信号と出力用フレーム同期信号と入力 して上記、位相差分期間を求め、縮小設定部708、拡大設定部709に出力する。例 えば、この場合、出力用フレーム同期信号が30.025Hzであることから、上記位相 差分期間は、

1/((54.1MHz/4)/858dot/525line)-1/((54MHz/4)/858dot/525line)=-0.000061675 secとなり、これを入力側のオーディオサンプル数に換算すると、

29.97Hz × 1580サンプル= 47.3526KHz である為、

-0.000061675sec × 47.3526KHz= - 2.92サンプル(位相差分期間の換算値) となる。即ち、この場合、入力オーディオ信号の1580 - 2.92 = 1577.08 サン プルからaverageの1601.6サンプルを作成する必要がある。

[0020]

尚、上記位相比較部118の構成としては、入力側フレーム同期信号と出力用フレーム同期信号とを用い、図9のフレーム差分(1)、(2)、(3)…に相当する期間をシステムクロックでカウントするカウンタと、その値を保持するレジスタ、該

レジスタの値を減算する減算器、該減算器から得る値をオーディオサンプル数に 換算する係数器などで構成するなど、その構成に限定するものではなく、あくま でも位相差分期間が検出できる構成であれば、いかなる構成であっても構わない

[0021]

力データを繰り返すように動作する。

縮小設定部708、拡大設定部709では、入力する位相差分期間の符号を判定して AF_SIZEに上記位相差分期間から換算したサンプル数を加減算(位相差分期間の 符号+:加算/一:減算)して、オーディオ入力信号期間を算出する。このオーディオ入力信号期間とaverageの大小関係から、縮小、拡大動作のオン・オフを 制御すると同時に、オーディオ入力信号期間とaverageから算出した所定の縮小或いは拡大率を設定する。

即ち、(1)拡大処理オン(縮小処理オフ)条件:[オーディオ入力信号期間] < [average]

(2)拡大処理オフ(縮小処理オン)条件:[オーディオ入力信号期間] > [averag e]

となり、この場合、[オーディオ入力信号期間] = 1577.08から [average] = 1601.6サンプルとなり、上記(1)の条件を満たすため、拡大処理となる。

例えば、オーディオサンプルの最大値が上記図8より1944サンプルであること、及び周波数のずれが実際にはごく僅か、即ち縮小・拡大処理の前後で総サンプル数の差が僅かであることから、縮小・拡大という補間処理の位相の分解能力を2のN乗で1944以上の2048を選んだとすると、この場合の拡大設定値は、2048/(2048—X) = 拡大率 より X = 2048(1-1/(1601.6/1577.08)) =31.35となる。即ち、ここで言う拡大処理とは、2サンプル間を2048当分し、「31.35」づつ位相をずらした位置の補間信号を作成する処理に相当する。また、上記拡大設定値「31.35」の累積が2048を超えるタイミングでメモリ706のオーディオ出

ここで、もし設定が縮小であった場合は、所定の周期でデータを間引きながら 補間データを作成してメモリ706にデータを書き込み、オーディオ信号出力処理 用分周回路116から得るオーディオ処理用クロックイネーブル信号に従ってデー タを出力する。この際、縮小設定値は、上記拡大設定値の場合と同様の原理から、2048/(2048+X) = 縮小率 となる。

[0022]

次に、図10を用いて、入力側フレーム同期信号に対して、出力用フレーム同期信号の位相が [遅い] 場合について上記同様に説明する。図10における(a)、(b)、(c)、(d)、(e)、(f)、(g)は、図9に示したものと同一の意味を持つ。この例も場合も、上記図9同様に、同図(d)に示す、出力用フレーム同期信号の1フレーム期間に相当するオーディオ入力信号を用いて同図(g)に示すオーディ

[0023]

オ信号出力を作成する必要がある。

図9同様に、上記サンプリング変換処理原理を、サンプリング変換処理部113 の構成と合せ、具体的な数値例を用いて説明する。ここでは、入力側をDV規格と同様、即ちフレーム同期信号の周波数が29.97Hz、音声モード48KHz、アンロックモードでAF_SIZEが1580サンプル、averageが1601.6サンプル、固定クロック発生部106の発振周波数が53.9MHz (本来 (54MHz) より [遅い] 周波数) より、出力用フレーム同期信号の周波数が(53.9MHz/4)/858dot/525line=29.91Hzであった場合を想定してみる事とする。

位相比較部118は、入力側フレーム同期信号と出力用フレーム同期信号と入力 して上記、位相差分期間を求め、縮小設定部708、拡大設定部709に出力する。例 えば、この場合、出力用フレーム同期信号が29.91Hzであることから、上記位相 差分期間は、

1/((53.9MHz/4)/858dot/525line)-1/((54MHz/4)/858dot/525line)=+0.000015476 secとなり、これを入力側のオーディオサンプル数に換算すると、

29.97Hz×1580サンプル= 47.3526KHz である為、

+0.000015476sec ×47.3526KHz = +0.73サンプル(位相差分期間の換算値) となる。即ち、この場合、入力オーディオ信号の1580 + 0.73 = 1580.73 サンプ ルからaverageの1601.6サンプルを作成する必要がある。この場合、1580.73から 1601.6サンプルへの拡大処理となる。従って、上記同様、拡大設定値は、 2048/(2048-X) = 拡大率 より X = 2048(1-1/(1601.6/1580.73)) =26.68 となる。即ち、ここで言う拡大処理とは、2サンプル間を2048当分し、「26.68」 づつ位相をずらした位置の補間信号を作成する処理に相当する。また、上記拡大設定値「26.68」の累積が2048を超えるタイミングでメモリ706のオーディオ出力データを繰り返すように動作する。

尚、上記図9、及び図10の説明において、小数点以下の精度については言及していないが、作成するLSIの回路規模制約や、実際に用いるシステムクロックの周波数などに依存して、いかようにも設定可能であり、上記のように小数点以下第二位までに限定するものではない。

以上の処理を行うことにより、平均レートがaverageとなったオーディオ出力 信号を得ることが可能となり、1フレーム期間の平均サンプル数を一定に保つこ とができる。

以上の処理により、システムクロックを元に作成したオーディオ処理用クロックイネーブル信号でオーディオ出力の平均サンプル数が一定に保たれることとなる。

なお、本実施例においては、オーディオ入力信号が圧縮されていないものについて説明したが、オーディオ入力信号が圧縮された信号であるときは、図7のメモリ702と縮小回路705の間に、伸張回路を設け、圧縮された音声データの伸張を行えばよい。

[0024]

以上、ビデオ及びオーディオ信号処理を1つのシステムクロックから作成したイネーブル信号で処理することにより、見かけ上は複数のイネーブル信号で動作しているものの、結果として、1つのクロックでシステム全体が動作することとなる。なお、本発明によれば、ビデオ信号はフレーム単位で同期化が計られるため、1フレームの映像データの先頭部分は入力側と同じであるが、オーディオ信号はフレーム単位の同期化ではないため、出力用フレーム同期信号を基準とした1フレームのオーディオサンプル数を1フレーム単位とみなしてサンプリング変換処理しているため、本実施例のディジタル信号処理装置から出力されるオーディオデータは、入力側では、オーディオデータの1フレームの先頭だったデータ

が、出力されたオーディオデータでは必ずしも1フレームの先頭とはならずに、 異なるフレームの1フレームの中間の位置や最後の方の位置などにずれて出力される。このようにビデオ信号とオーディオ信号は、ビデオがフレーム単位の同期、 音声は出力用フレーム同期信号を基準として同期を取るため、入力されたフレーム単位で見れば違った信号となるが、全体としてみると同期がとれた信号が出力される。

[0025]

本実施例によれば、従来例に示したように複数のPLL、発振器を用いることなく、単一の非同期クロックを用いてビデオ及びオーディオ信号をデコードすることが可能となる。この為、これらのディジタル回路をLSIに集積化する場合、設計効率の向上や、安定な動作を保証することが比較的安易に可能となる。さらに、クロックが一つということでLSI設計時のタイミング設計、タイミング検証が容易になる。さらに、クロック間のクロストークも解消され、ノイズの発生要因を抑えた基板設計が可能となり、これらクロストーク、ノイズを抑えるための基板設計技術や、干渉を防ぐための部品などを削減することができる。

また、PLLを用いないことから、PLL用の外部ピンも削減でき、LSIの製造コストを抑えると同時に、これを搭載する基板の部品点数も抑えることができ、製品コストの上昇を防ぐことが可能となる。

[0026]

次に、上記実施例において説明したディジタル信号処理装置を適用した記録装置の一例であるハードディスクレコーダについて、図11を用いて、説明する。

[0027]

図11において、図1と同じ番号を付したものは同様の機能を有するものであり、説明を省略する。1101は衛星放送のチューナ等から出力されるデータ、つまり、IEEE1394以外の形式のデータであるアナログ信号やBT656に従ったディジタル信号の入力を行うアナログ入力端子、S入力端子、又はディジタル入力端子である。1102はビデオ信号処理やオーディオ信号処理を行うビデオ/オーディオ信号処理回路、1106はビデオ/オーディオ信号処理回路1102とDVデコーダ1の出力を選択するスイッチである。1106は、スイッチ1104により選択されたデー

タをMPEG2により圧縮し、記録媒体であるハードディスク(HDD)1107に記録する MPEG圧縮伸張処理回路である。なお、MPEG圧縮伸張処理回路も、CX0106から出力 された基準クロックによって動作する。HDD1107に記録された信号は読み出され、MPEG圧縮伸張処理回路1106にて伸張される。1105は、スイッチ1104により選択 されたデータとMPEG圧縮伸張処理回路1106から出力されたデータのいずれか1つを選択するスイッチである。1108はスイッチ1105から出力されたデータを外部に 出力する出力端子である。なお、スイッチ1104とスイッチ1105をまとめてスイッチ回路1103と呼ぶ。

[0028]

本実施例におけるハードディスクレコーダの動作は以下のとおりである。まず 、衛星放送のチューナ等から入力端子1101にビデオ信号及びオーディオ信号が入 力され、ビデオ/オーディオ信号処理回路1102にて処理される。また、IEEE1394 形式で出力されたビデオ/オーディオデータは、上述の実施例において述べたよ うに、IEEE1394インターフェース107、DVデコーダにより処理され、外部から 入力された信号とは非同期な基準クロック106に同期し、かつ、オーディオ信号 がビデオ信号に同期したロックモードに従った信号が得られる。スイッチ1104に おいて、いずれかの信号を選択する。この選択は、信号が入力された方を自動的 に検知して切り換えるものであっても良いし、不図示のユーザーにより指示され る、どちらを選択するかの選択ボタンに従って切り換えを行っても良い。スイッ チ1105により選択されたデータは、MPEG圧縮伸張処理回路1106にて圧縮され、不 図示の記録手段により、圧縮データが記録媒体であるハードディスク(HDD)110 7に記録される。HDD1107に記録された信号は読み出され、MPEG圧縮伸張処理回路 1106にて伸張される。なお、DV規格に従って圧縮されたデータは、MPEG2に比 較して圧縮率が低いため、MPEG2に従って圧縮を行うことにより圧縮比の高い、 記録効率の良い圧縮データが得られる。HDD1107に記録された圧縮データは読み 出され、MPEG圧縮伸張処理回路1106にて伸張される。スイッチ1105は、スイッチ 1104により選択されたデータとMPEG圧縮伸張処理回路1106から出力されたデータ のいずれか1つを選択する。この選択も、信号が入力された方を自動的に検知し て切り換えるものであっても良いし、不図示の選択ボタンに従って切り換えるも のであってもどちらでもよい。

[0029]

選択された信号は、ビデオ/オーディオ出力端子1108からTVなどの表示機能や記録機能を有する機器に出力され再生される。なお、出力の際にはHi Vision TVに適した信号に変換したり、NTSCからPALへの信号変換処理を施しても良い。なお、HDD1108から読み出した圧縮データをIEEE1394インターフェースにより外部へ出力してパソコンに供給させることができる。

本実施例によれば、このようなDV規格のアンロックモードに対応していないMPEG圧縮においても、圧縮処理が可能であり、また、DV規格のアンロックモードに対応していないTVやパソコンなどの機器においても、同期モードに従った信号が出力されるため、オーディオ信号を正しく再生できるという効果がある。さらに、上述した実施例と同様に、本実施例におけるDVデコーダは1クロックの発振器で処理でき、PLLを使用しないため、他のMPEG圧縮伸張処理回路やIEEE1394などとともにDVデコーダを用いたシステムを構築する場合に、クロックによる妨害を低減でき、基盤を設計する場合の制約が緩和されるため、設計の自由度を高くできるという効果があり、HDDレコーダなどのシステム製品においても、1クロックにより処理するDVデコーダの使用は有意義である。なお、MPEG圧縮伸張処理回路をDVデコーダとともに集積化し、発振器をDVデコーダとMPEG圧縮伸張処理回路を共用すれば、さらなる回路の簡素化を図ることでき、システム全体のトータルのコストを抑えることができる。

[0030]

なお、本実施例においてはハードディスクレコーダについて説明したが、記録 媒体はHDDに限らず、DVDなどの他の媒体であってもよい。

[0031]

【発明の効果】

以上説明した通り、本発明によれば、従来例に示したように複数のPLL、発振器を用いることなく、単一の非同期クロックを用いてビデオ及びオーディオ信号をデコードすることが可能となる。この為、これらのディジタル回路をLSIに集積化する場合、設計効率の向上や、安定な動作を保証することが比較的安易に

可能となる。またクロックが一つということでLSI設計時のタイミング設計、 タイミング検証が容易になると同時に、クロック間のクロストークも解消され、 ノイズの発生要因を抑えた基板設計が可能となる。

また、PLLを用いないことから、PLL用の外部ピンも削減でき、LSIの製造コストを抑えると同時に、これを搭載する基板の部品点数も抑えることができ、製品コストの上昇を防ぐことが可能となる。

【図面の簡単な説明】

- 【図1】 本発明によるディジタル信号処理装置の第1実施形態を示すブロック 図である。
- 【図2】 第1実施形態のビデオデコード処理部109の詳細を示すブロック図である。
- 【図3】 第1実施形態のビデオ信号同期処理部110の詳細を示すブロック図である。
- 【図4】 第1 実施形態のビデオ信号同期処理部110におけるデシャフリング動作の詳細を示す説明図である。
- 【図5】 第1 実施形態のビデオ信号同期処理部110におけるデシャフリング動作を示すタイミングチャートである。
- 【図6】 第1実施形態のビデオ信号同期処理部110におけるフレームシンクロ 動作を示すタイミングチャートである。
 - 【図7】 第1実施形態のオーディオ処理部104の詳細を示すブロック図である
- 【図8】 第1実施形態のオーディオ処理部104の動作モードの詳細を示す説明 図である。
- 【図9】 第1 実施形態のサンプリング変換処理部113におけるサンプリング変換原理を示すタイミングチャートである。
- 【図10】 第1実施形態のサンプリング変換処理部113におけるサンプリング 変換原理を示すタイミングチャートである。
- 【図11】 第1実施形態において述べたディジタル信号処理部を用いたハード ディスクレコーダを示す図である。

【符号の説明】

- 102…入力処理部。
- 103…ビデオ処理部。
- 104…オーディオ処理部。
- 105…分周部。
- 106…固定クロック発生部。
- 107… IEEE1394インターフェース処理部。
- 108…信号分離処理部。
- 109…ビデオデコード処理部。
- 110…ビデオ信号同期処理部。
- 111…ビデオ信号出力端子。
- 112…オーディオデコード処理部。
- 113…サンプリング変換処理部。
- 114…オーディオ信号出力端子。
- 115…入力信号処理用分周回路。
- 116…オーディオ信号出力処理用分周回路。
- 117…ビデオ出力フレーム同期発生用分周回路。
- 118…位相比較部。
- 201 ··· SRAM.
- 202…SRAMコントロール。
- 203…可変長符号処理部。
- 204…VLD変換テーブル。
- 205…逆量子化処理部。
- 206…逆重み付け処理部。
- 207…逆離散コサイン変換処理部。
- 208 ··· SRAM.
- 301…メモリ。
- 302…デシャフリング書き込み制御信号発生部。
- 303…シンクロ読み出し制御信号発生部。

701…分離処理部。

702…メモリ。

703…デシャフリング書き込み制御信号発生部。

704…デシャフリング読み出し制御信号発生部。

705…縮小処理部。

706…メモリ。


707…拡大処理部。

708…縮小設定部。


709…拡大設定部。

【書類名】 図面


【図1】




【図2】




【図3】






4




【図6】

① 入力側フレーム同期信号に対して、出力用フレーム同期信号が [早v.] 場合

9 図




② 入力側フレーム同期信号に対して、出力用フレーム同期信号が [遅い] 場合



6

【図7】




【図8】


: 1600 : 1602; 2~7,9~15 frame: 1068 1st and 8th frame: 1066 locked mode all frame: 1920 all frame: 1280 2nd to 5th frame 1st frame 1067.73 1067.73 1471.47 average 1764 1920 samples / frame minimum 1896 1053 1742 maximum unlocked mode 1489 1080 1296 1080 1944 32KHz ————— 32KHz 2ch 32KHz 2ch 44.1KHz 44.1KHz 48KHz 32KHzmode 625/50 525/60 system system

<u>™</u>


【図9】



【図10】



【図11】



出証特2002-3013390

【書類名】 要約書

【要約】

【課題】

単一のクロックでDVデコード処理を行うことにより、LSIのピン数を削減し、周辺回路の部品点数を削減する。

【解決手段】

入力信号とは非同期なクロック信号を発生するクロック信号発生手段と、該クロック信号発生手段から出力するクロック信号を分周し所定のクロックイネーブル信号を出力する分周手段と、該分周手段から出力するクロックイネーブル信号に従い、圧縮処理されたディジタル信号から圧縮映像及び音声情報などを分離して出力するディジタルインタフェース処理手段と、該ディジタルインタフェース処理手段から出力する圧縮映像情報をデコードし、映像信号を得ると同時に入力信号との同期をとるビデオ信号処理手段と、該ディジタルインタフェース処理手段から出力される音声情報をデコードし、音声信号を得ると同時に音声動作モードに応じた同期で音声信号を出力するオーディオ信号処理手段を用いる。

【選択図】 図1

認定・付加情報

特許出願の番号

特願2001-330114

受付番号

50101587773

書類名

特許願

担当官

第三担当上席

0092

作成日

平成13年11月 1日

<認定情報・付加情報>

【提出日】

平成13年10月29日

出願人履歴情報

識別番号

[000005108]

1. 変更年月日

1990年 8月31日

[変更理由]

新規登録

· 住 所

東京都千代田区神田駿河台4丁目6番地

氏 名

株式会社日立製作所